Интегральная электроника развивается не как новая или обособленная область техники, а путем обобщения многих технологических приемов, ранее используемых в производстве дискретных полупроводниковых приборов и при изготовлении тонкопленочных покрытий. В соответствии с этим в интегральной электронике определились два главных направления:

o полупроводниковое

o тонкопленочное.

Создание интегральной схемы на одной монокристаллической полупроводниковой (пока только кремниевой) пластине является естественным развитием отработанных в течение последних десятилетий технологических принципов создания полупроводниковых приборов, как известно, хорошо зарекомендовавших себя в эксплуатации.

Тонкопленочное направление интегральной электроники основано на последовательном наращивании пленок различных материалов на общем основании (подложке) с одновременным формированием из этих пленок микро деталей (резисторов, конденсаторов, контактных площадок и др.) и внутрисхемных соединений. Сравнительно недавно полупроводниковые (твердые) и тонкопленочные гибридные ИС рассматривались как конкурирующие направления в развитии интегральной электроники. В последние годы стало очевидно, что эти два направления отнюдь не исключают, а скорее, наоборот, взаимно дополняют и обогащают друг друга. Более того, до сегодняшнего дня не созданы (да, видимо, в этом и нет необходимости) интегральные схемы, использующие какой-либо один вид технологии. Даже монолитные кремниевые схемы, изготавливаемые в основном по полупроводниковой технологии, одновременно применяют такие методы, как вакуумное осаждение пленок алюминия и других металлов для получения внутрисхемных соединений, т. е. методы, на которых основана тонкопленочная технология.

Большим достоинством тонкопленочной технологии является ее гибкость, выражающаяся в возможности выбора материалов с оптимальными параметрами и характеристиками и в получении по сути дела любой требуемой конфигурации и параметров пассивных элементов. При этом допуски, с которыми выдерживаются отдельные параметры элементов, могут быть доведены до 1—2%. Это достоинство особенно эффективно проявляется в тех случаях, когда точное значение номиналов и стабильность параметров пассивных компонентов имеют решающее значение (например, при изготовлении линейных схем, резистивных и резистивно-емкостных схем, некоторых видов фильтров, фазочувствительных и избирательных схем, генераторов и т. п.). В связи с непрерывным развитием и совершенствованием как полупроводниковой, так и тонкопленочной технологии, а также ввиду все большего усложнения ИС, что выражается в увеличении числа компонентов и усложнении выполняемых ими функций, следует ожидать, что в ближайшем будущем будет происходить процесс интеграции технологических методов и приемов и большинство сложных ИС будут изготовляться на основе совмещенной технологии. При этом можно получить такие параметры и такую надежность ИС, которых нельзя достигнуть при использовании каждого вида технологии в отдельности. Например, при изготовлении полупроводниковой ИС все элементы (пассивные и активные) выполняются в одном технологическом процессе, поэтому параметры элементов оказываются взаимосвязанными. Определяющими являются активные элементы, так как обычно в качестве конденсатора используется переход база — коллектор транзистора, а в качестве резистора—диффузионная область, получающаяся при создании базы транзистора. Нельзя оптимизировать параметры одного элемента, не изменив одновременно характеристики других. При заданных характеристиках активных элементов изменять номиналы пассивных элементов можно лишь изменением их размеров. При использовании совмещенной технологии активные элементы изготовляются чаще всего методами планарной технологии в пластине кремния, а пассивные годами тонкопленочной технологии на окисленной поэлементны (резисторы, а иногда и конденсаторы) — поверхности той же самой кремниевой пластины. Однако процессы изготовления активной и пассивной частей ИС разнесены по времени. Поэтому характеристики пассивных элементов в значительной мере независимы и определяются выбором материала, толщиной пленок и их геометрией. Поскольку транзисторы совмещенной ИС находятся внутри подложки, размеры такой схемы могут быть значительно уменьшены по сравнению с гибридными ИС, которые используют дискретные активные элементы, занимающие сравнительно много места на подложке. Схемы, изготовленные по совмещенной технологии, имеют целый ряд несомненных достоинств. Так, например, при этом имеется возможность получения на малой площади резисторов с большой величиной и малым температурным коэффициентом сопротивления, имеющих очень узкую ширину и большое поверхностное сопротивление. Контроль скорости осаждения в процессе получения резисторов позволяет изготовить их с очень высокой точностью. Резисторам, полученным путем осаждения пленок, не свойственны токи утечки через подложку даже при высоких температурах, а сравнительно большая теплопроводность подложки препятствует возможности появления в схемах участков с повышенной температурой. Тонкие пленки, помимо производства ИС по эпитаксиально-планарной технологии, широко используются в производстве гибридных ИС, а также при изготовлении новых видов микроэлектронных приборов (приборов с зарядовой связью, криотронных ЗУ на основе эффекта Джозефсона, ЗУ на цилиндрических магнитных доменах и др.).

Нанесение тонких пленок

Процесс нанесения тонких пленок в вакууме состоит в создании потока частиц, направленного в сторону подложки, и последующей их конденсации с образованием тонкопленочных слоев на покрываемой поверхности. Полученные тонкопленочные покрытия подвергаются дальнейшей обработке с целью формирования из них функциональных элементов электронных приборов и интегральных микросхем.

Подложки ГИС являются диэлектрическим и механическим основанием для пленочных и навесных элементов и служат теплоотводом. К конструкции и материалу подложек предъявляют ряд требований, вытекающих из необходимости обеспечения заданных электрических параметров, особенностей технологии изготовления пассивных элементов.

Материал подложки должен обладать следующими свойствами и характеристиками:

o Высокими сопротивлением изоляции и электрической прочностью; низкой диэлектрической проницаемостью и малым тангенсом угла диэлектрических потерь.

o Большим коэффициентом теплопроводности для эффективной передачи теплоты от тепловыделяющих элементов (резисторов, диодов, транзисторов) к корпусу микросхемы.

o Достаточной механической прочностью, обеспечивающей целостность подложки с нанесенными элементами как в процессе изготовления микросхемы (разделение на платы, сварка, пайка, установка подложки в корпус и т. д.), так и при ее эксплуатации в условиях термоциклирования, термоударов и механических воздействий.

o Высокой химической инертностью к осажденным материалам для снижения временной нестабильности параметров пленочных элементов, обусловленной физико-химическими процессами на границе раздела пленка-подложка.

o Устойчивостью к воздействию химических реактивов в процессе подготовки поверхности подложки перед нанесением пленок, при электрохимической обработке и химическом осаждении пленок.

o Стойкостью к воздействию нагрева в процессе нанесения тонких пленок и термообработки толстых пленок.

o Способностью к механической обработке (полировке, резке).

Материалы подложки и нанесенных на ней пленок должны иметь незначительно различающиеся температурные коэффициенты линейного расширения (ТКЛР) для обеспечения достаточно малых механических напряжений в пленках, вызывающих их отслаивание и растрескивание. Для маломощных ГИС применяют бесщелочные боросиликатные стекла С41-1 и С48-3, а также ситаллы. По сравнению с ситаллами стекла имеют меньшую теплопроводность, что не позволяет использовать их при повышенных уровнях мощности. Ситаллы имеют ряд преимуществ перед стеклами. Они хорошо обрабатываются, выдерживают резкие перепады температуры, обладают высоким электрическим сопротивлением, газонепроницаемы, а по механической прочности в 2—3 раза прочнее стекол. Для мощных ГИС применяют керамику «поликор», а для особо мощных ГИС — бериллиевую керамику, имеющую очень высокую теплопроводность.
Структура материала подложки и состояние ее поверхности влияют на параметры пленочных элементов. Большая шероховатость поверхности подложки снижает надежность тонкопленочных резисторов и конденсаторов, так как микронеровности уменьшают толщину резистивных и диэлектрических пленок. При толщине пленок около 100 нм допускается высота микронеровностей примерно 25 нм. Следовательно, обработка поверхности подложки для тонкопленочных микросхем должна соответствовать 14-му классу чистоты. Толстые пленки имеют толщину 10—-50 мкм, поэтому подложки для тостопленочных ИМС могут иметь микронеровности до 1-2 мкм, что соответствует 8-10-му классам чистоты. Для обеспечения хорошей адгезии пасты к подложке высота микронеровностей должна быть 50—200 нм. Недостатком наиболее распространенной дешевой керамики 22ХС является большая шероховатость поверхности, затрудняющая получение воспроизводимых номиналов тонкопленочных элементов. Увеличение класса чистоты обработки поверхности путем нанесения слоя легкоплавкого бесщелочного стекла .приводит к значительному уменьшению теплопроводности. По этой причине керамику 22ХС используют только для толстопленочных ГИС. Эта керамика имеет высокую температуру размягчения, что необходимо для осуществления высокотемпературного вжигания паст толстопленочных элементов при температурах до 900° С. В тех случаях, когда требуется обеспечить хороший теплоотвод, высокую механическую прочность и жесткость конструкции, применяют металлические подложки: алюминиевые, покрытые слоем анодного оксида, или эмалированные стальные. Габаритные размеры подложек стандартизованы. Обычно на стандартной подложке групповым методом изготавливают несколько плат ГИС (платой называют часть подложки с расположенными на ее поверхности пленочными элементами одной ГИС). Деление самой крупной стандартной подложки 96Х120 мм на части, кратные двум, трем, позволяет получить типоразмеры подложек, предназначенных для производства ГИС как в стандартных корпусах, так и для бескорпусных. Толщина подложек составляет 0,35—0,6 мм. Размеры подложек имеют только минусовые допуски в пределах 0,1—0,3 мм.

Совокупность технологических операций, составляющих технологический маршрут производства тонкопленочных ГИС , включает в себя подготовку поверхности подложки, нанесение пленок на подложку и формирование конфигураций тонкопленочных элементов, монтаж и сборку навесных компонентов, защиту и герметизацию ГИС от внешних воздействий. Важное значение при создании ГИС имеют контрольные операции, а также подготовка производства: изготовление комплекта масок и фотошаблонов, приобретение (изготовление), входной контроль компонентов ГИС и исходных материалов. Нанесение пленок на подложку ГИС осуществляется:

o а) термическим испарением материалов в вакууме с конденсацией паров этих материалов на поверхность подложки;

o б) ионным распылением мишеней из наносимых материалов с переносом атомов мишеней на поверхность подложки;

o в) химическим осаждением пленок в результате протекания химических реакций в газовой фазе над поверхностью подложки с образованием пленкообразующего вещества с последующим его осаждением на подложку.

Для формирования конфигураций проводящего, резистивного и диэлектрического слоев используют различные методы: масочный (соответствующие материалы напыляют на подложку через съемные маски); фотолитографический (пленку наносят на всю поверхность подложки, после чего вытравливают с определенных участков); электронно-лучевой (некоторые участки пленки удаляют по заданной программе с подложки путем испарения под воздействием электронного луча