Принципиальная схема МПС разрабатывается на основе структурной схемы, которая была разработана в предыдущем разделе. Принципиальная схема является самой полной схемой. На ней изображены все элементы которые в дальнейшем будут находиться в печатной плате. Принципиальная схема проектируемого устройства изображена на формате А3 в Приложении_1.

Главным звеном микропроцессорной системы является центральный процессор. Он представляет собой программно-управляемое устройство, предназначенное для обработки цифровой информации и управления процессом этой обработки.

Типовая схема центрального процессора включает в себя микропроцессор КР580ВМ80А(DD1), генератор тактовых импульсов (ГТИ) КР580ГФ24(DD2), системный контроллер (СК) КР580 ВК38 (DD5) и адресные регистры КР580ИР82 (DD3,DD4).

Частота следования синхроимпульсов F1 и F2 в девять раз меньше частоты кварцевого резонатора ZQ1, нужно использовать кварцевый резонатор с частотой 18 КГц. Сопротивление кварцевого резонатора носит индуктивный характер, что приводит к снижению рабочей частоты. Для компенсации индуктивной составляющей резонатора последовательно с ним включается конденсатор емкостью 15-30 пФ.

Кроме тактирования микропроцессора ГТИ используется также как источник системных тактовых сигналов CLK.

Сигнал INT предназначен для начальной установки системных модулей при включении питания. Сигналы HOLD, HLDA, BUSEN реализуют режим прямого доступа к магистрали со стороны других активных модулей системы.

Системный контроллер формирует стробы записи, чтения, сигнал подтверждения прерывания а также буферизирует двунаправленную шину данных.

Построение модулей памяти МП C .

Исходными «кирпичиками» при построении модулей памяти служат отдельные БИС оперативной памяти, а также БИС ПЗУ.

При построении модулей памяти возникают задачи наращивания информационной емкости путем объединения БИС в соответствующую матрицу. Наращивание емкости может производиться двумя путями. Во-первых, можно расширять разрядность путем параллельного включения БИС. Последние в этом случае объединяются по всем выводам, кроме информационных, которые в совокупности образуют расширенную информационную шину.

Второй путь наращивания информационной емкости — объединение БИС памяти по информационным входам — выходам. Кроме них объединяются все остальные входы за исключением входов CS (выбор чипа). Сигналы на этих входах определяют, какой из микросхем необходимо включаться в работу. Максимальное число объединяемых таким образом БИС определяется допустимой емкостной нагрузкой на выходе микросхемы.

В данном случае используются микросхемы ПЗУ КР568РЕ1 – 2К*8 и ОЗУ КР541РУ2 – 1К*4. Выбор нужного слова производится с помощью 11 адресных сигналов А0—А10. Кроме того, эти микросхемы имеют входы CS (выбор чипа), управление этими входами осуществляется с помощью дешифратора типа К155ИД6, выборка микросхемы осуществляется подачей на дешифратор сигналов ADR11-ADR14. Микросхемы ПЗУ (ROM) и ОЗУ (RAM) включаются в работу в соответствии с таблицей раскраски памяти, таблица 2

Таблица 2

Разрабатываемый блок – КПП

Микросхема КР580ВН59 является многофункциональным программируемым устройством, формирующим запрос на прерывание работы МП БИС и выдающим на шину данных микро­ЭВМ трехбайтовую команду CALL<A₁><A₂> и ответ на после­довательное поступление трех сигналов ОБ. Пр с шины управлении микро-ЭВМ. Значения адресов А₁ и А₂ сообщаются схеме в процессе выполнения программы ее начальной установки. Схема имеет восемь уровней запросов прерывания.

При одновременном поступлении импульсов на запрос прерыва­ния схема определяет приоритетный уровень запроса, а также вы­полняет прерывание текущей программы обслуживания прерыва­ния по входу запроса с более высоким приоритетом.

Схема имеет двунаправленную шину данных с возможностью перевода ее в третье состояние при подаче еди­ничного сигнала на вход выборки ВМ при одновременной подаче единичных сигналов на входы INT и INTA. Шина данных исполь­зуется для выдачи в микроЭВМ кoмaнды CALL< А₁ > <А₂> ин­формации состояния, содержания внутренних регистров, а также для записи управляющих слов в схему.

Уровень «О» или «1» определяет один из двух адресов внутренних устройств схемы, с которым микроЭВМ обменивается информацией.

Внешние устройства выдают импульсы на формирование запро­са прерывания на входные зажимы IRO —IR7 схемы. Уровень «1» на любом из этих входов воспринимается как импульс на формиро­вание запроса прерывания. Все поступающие импульсы на входы. Запрос на прерывание выда­ется схемой на выход INT и поступает на вход INT Процессора.