В данном подразделе рассматриваются проекты МПС, созданные в 80-90х годах и послужившие основой для современных МПС на основе однокристальных МП.

В рассматриваемых классах МПС были применены новейшие достижения как технологий, так и новых принципов организации архитектур самих МП и МПС в целом.

МПС на основе 32-разрядного МП NS32032 представляет собой результат развития разработок фирмы National Semuiconductor в области МП, для которых характерна 32-разрядная внутренняя архитектура при 8- или16-разрядных шинах данных и интерфейса. Структура МПС на основе МП NS32032 представлена на рис. 4.4.

Рис. 4.4. Структура МПС на основе МП NS32032

МПС кроме МП NS32032 содержит следующие вспомогательные микросхемы:

- устройство управления временными состояниями(УУВС) NS32201;

- устройство управления памятью (УУП) NS32082;

- устройство обработки с плавающей запятой (УОПЗ) NS32081;

- устройство управления прерываниями (УУПр) NS32202;

В отличие от ситуаций с сопроцессорами, которые не способны декодировать свои собственные команды, при работе со вспомогательными процессорами УОПЗ и УУП центральный МП (ЦПУ) декодирует коды операций и останавливается на время пересылки команд и данных в эти процессоры, причем дополнительные строки программы на это не затрачиваются.

МПС на основе МП 80386 (рис. 4.5), представляющего собой 32-разрядную версию 16-разрядного МП 80286, содержит также сопроцессор математической обработки 80387, внутриплатную кэш-память с прямым отображением и двух- портовый контроллер памяти, обеспечивающий ЦПУ и системной шине возможность доступа к памяти через расширитель 32-разрядной локальной шины. В данной МПС реализуется обработка данных всех типичных видов (16-и 32-разрядных целых чисел, битовых команд, цепочек байтов, двоично-десятичных чисел), а если в состав системы включен сопроцессор 80387 – обработка 32-, 64- и 80-разрядных действительных чисел.

Рис. 4.5. Структура МПС на основе МП 80386

МПС на основе МП NCR/32 (рис. 4.6). Данный МП обладает уникальной способностью, заключающейся в возможности микропрограммного управления им с целью эмуляции набора команд других МП или МПС с использованием внешнего ППЗУ.

Рис. 4.6. Структура МПС NCR/32.

ЦПУ имеет две независимые мультиплексированные шины: 32-разрядную шину процессор-память, служащую для интерфейса основной памяти, портов ввода-вывода и других устройств, обеспечивающих работу системы, и 16-разрядную шину устройства хранения команд, которая осуществляет интерфейс с ППЗУ микропрограмм. Диапазон адресации составляет 16Мбайт прямо адресуемой реальной памяти и 128Кбайт прямо адресуемой памяти микрокоманд. Скорость пересылки данных по шине процессор-память превышает 50Мбайт/с. Доступном к шине управляет устройство арбитража приоритетов.

Устройство преобразования адресов выполняет функции управления при работе с реальной и виртуальной памятью, ведения учета астрономического времени, а также обнаружения и коррекции ошибок в системной памяти. Диапазон адресации виртуальной памяти составляет 4Гбайта. Устройство расширенной арифметики располагает полным набором арифметических операций ЭВМ класса IBM.

МПС ARM фирмы Accorn (Англия) предназначена для решения задач искусственного интеллекта и работы с языками высокого уровня и обладает наиболее характерными признаками компьютеров с сокращенным набором команд: небольшой аппаратно-реализованный набор команд; конвейеризация в архитектуре процессора; небольшие размеры СБИС; высокая пропускная способность памяти. МПС ARM (рис. 4.7) имеет 26-разрядную адресную шину и отдельную 32-разрядную шину данных с пропускной способностью памяти 18 Мбайт/c (при использовании пакетного режима скорость пересылки данных увеличивается на 30 %). Диапазон адресации составляет 64 Мбайт.

Рис. 4.7. Структура МПС ARM

Пересылками данных управляет ряд отдельных блоков, а не ПЗУ микропрограмм; дешифратор команд – программируемая логическая матрица. Благодаря широкому использованию конвейерных принципов обработки и налично группового сдвигателя производительность МПС достигает 3 млн. оп/с. Набор команд – это основные 44 команды пяти типов: “регистр-регистр”, арифметика и логика, загрузки и записи в память содержимого одиночного регистра и множества регистров, переходов.

МПС на основе МП μРD7281 NEC. ЦПУ данной МПС представляет собой конвейерный МП для обработки цифровых сигналов, специально предназначенный для этого вида обработки (восстановление, заполнение, сжатие, распознавание образов), а также для реализации быстрых преобразований Фурье и числовой обработки.

Этот МП является СБИС, в которой впервые воплощена потоковая архитектура. За счет применения ленточного принципа управления прохождением потоков и конвейерной архитектуры в МП достигается скорость обработки 5 млн. оп/с и при последовательном соединении нескольких МП производительность МПС возрастает почти линейно. Внутренний круговой конвейер состоит (рис. 4.8) из таблицы связей, функциональной таблицы, памяти данных, очередей и процессорного устройства.

Рис. 4.8. Структурная схема процессора μРD728

Метки, поступающие через контроллер ввода, передаются в таблицу связей и обрабатываются необходимое число раз в конвейере.

МПС “Канальная Лисп-машина (CLM )” фирмы “Texas Instrument”, являясь одним из первых 32-разрядных процессоров языков высокого уровня (Лисп), реализованных в виде одного кристалла, предназначена для решения задач искусственного интеллекта и баз данных. Как показано на рис. 4.9, CLM имеет традиционную фон-неймановскую структуру. Для обработки битовых полей предусмотрены сдвигатель и маскировщик, позволяющие осуществить циклические сдвиги на количество позиций до тридцати двух.

Рис. 4.9. Структурная схема машины CLM.

Около половины кристалла занимает встроенное ЗУПВ объемом более 114 Кбит. Микропрограммная память CLM имеет 16К 64-битовых слов, поэтому вместе с устройством отображения память размещена вне кристалла процессора.

На основе микропроцессора CLM могут быть построены системы обработки символов, которые могут быть использованы в качестве встроенных экспертных систем, таких, например, как интеллектуальные системы, принимающие решения при интерпретации изменяемых данных и диагностике своих собственных неисправностей.

Семейство 32-разрядных микропроцессорных устройств Аm29300, изготавливаемые фирмой Advanced Micro Devices, позволяет строить МПС с высоким уровнем архитектурной гибкости (МПС с архитектурой КСНК, МПС с микропрограммным управлением, матричные и графические процессоры и процессоры ЦОС). Комплект Аm29300 включает (рис. 4.10) следующие устройства: параллельный умножитель, контроллер операций, секвенсор команд, АЛУ, четырехпортовый регистровый файл.

Рис. 4.10. Структурная схема ЦПУ на основе МП Аm29300.

Основным преимуществом МП Аm29300 являются: применение “насквозь” поточной архитектуры, что позволяет завершать выполнение операций за один микроцикл; длительность микроциклов всех компонентов семейства сбалансирована таким образом, чтобы ни один из них не заставлял простаивать остальные; состав семейства позволяет при построении МПС избежать необходимости использования нескольких разрядномодульных секций, что уменьшает число межсоединений, снимает задержки передачи микрокоманд, расширяет номенклатуру типов обрабатываемых данных.

АЛУ Аm29300 имеет две входные и одну выходную 32-разрядные шины. Две СБИС Аm29332 могут быть использованы совместно таким образом, что одна из них выполняет роль основного АЛУ, а вторая – избыточного вспомогательного, причем выходы второго блокируются. Они выполняют одни и те же операции над одним потоком данных и при несовпадении результатов вычислений вырабатывается сигнал ошибки.

Контрольные вопросы

1. Дайте определение однокристальной микроЭВМ.

2. Поясните особенности организации архитектуры МПК К1810 и функционирования МП К1810ВМ86.

3. Перечислите основные этапы проектирования однокристальных МПС.

4. С какой целью при выборе МП используются бенчмарковские программы.

5. Перечислите особенности настройки однокристальных МПС.