Ю.Р.Никитин
Архитектура и программирование процессоров цифровой обработки сигналов TMS 320 x 28 xx в среде CODE COMPOSER STUDIO
Методическое пособие
по дисциплинам «Микропроцессорная техника»,
«Микропроцессорные системы управления роботами и их программное обеспечение»
Ижевск 2008
УДК
Рецензент: С.А.Трефилов, канд. техн. наук, доцент
Зав. кафедрой: Ю.В.Турыгин, докт. техн. наук, профессор
В пособии рассмотрена архитектура сигнальных процессоров TMS320x28xx и их программирование в среде CODE COMPOSER STUDIO. Приведены основные требования к содержанию лабораторной работы и отчета. Рассмотрены модули процессора и способы адресации, программный комплекс CODE COMPOSER STUDIO, порядок выполнения лабораторной работы. Даны контрольные вопросы и список рекомендуемой методической и справочной литературы. В приложении приведены справочные данные по отладочной плате, система команд процессора.
ã Издательство ИжГТУ, 2008
Содержание
Цель работы
Задание на лабораторную работу
Содержание отчета
Порядок выполнения работы
Введение
1 Архитектура цифрового сигнального процессора TMS320C28x
2 Способы адресации
3 Программная среда Code Composer Studio
4 Контрольные вопросы
Литература
Приложение А. Справочное
Цель работы
Целью данных лабораторных работ является ознакомление с архитектурой, способами адресации, системой команд, программной средой Code Composer Studio.
Задание на лабораторную работу
Ознакомиться с архитектурой TMS320x28xx, способами адресации, со средой Code Composer Studio, изучить команды встроенного ассемблера, создать и запустить проект. Оформить отчет по лабораторной работе.
Содержание отчета
- Титульный лист
- Задание на лабораторную работу
- Введение
- Результаты вычислительного эксперимента
- Выводы
- Список литературы
- Приложения
Порядок выполнения работы
Перед выполнением работы необходимо ознакомиться с архитектурой, способами адресации и описанием программного продукта Code Composer Studio.
1. Создать индивидуальную папку для нового проекта.
2. Скопировать содержимое папки C:\CCStudio_v3.10\tutorial\dsk2812\volume1\ в свою папку.
3. Запустить CCStudio_V3.10.
4. Выбрать F2812 Device Simulator
5. Выбрать Save & Quit
6. Выбрать CCS: Parallel Debug Manager
7. Выбрать System – F2812 Device Simulator – CPU. Появляется окно симулятора.
8. Выбрать View – Registers – CPU Registers. Появляется окно с регистрами ЦПУ.
9. Выбрать View – Registers – Status Registers. Появляется окно с регистрами состояний и флагов.
10. Выбрать View – Registers – Pseudo Registers. Появляется окно с псевдорегистрами.
11. Выбрать View – Memory. Появляется окно с памятью данных с 0 адреса.
12. Выбрать View – Disassembly. Появляется окно с памятью команд. Если РС=0, то указатель в виде зеленой стрелочки показывает на 0-ю ячейку памяти.
13. Курсор установить на 0-й ячейке памяти. Щелкнуть на правую кнопку мыши. Выбрать Patch Assembly. Ввести команду ассемблера.
14. Задать DP=8, чтобы выбрать диапазон памяти данных 200–23F.
15. Выполнить команды на ассемблере согласно индивидуального задания.
16. Показать результаты вычислительного эксперимента преподавателю.
17. Оформить отчет по работе.
Введение
Сигнальные процессоры TMS320x28xx предназначены для создания высококачественных систем управления. Они представляют собой интегрированный на одном кристалле высокопроизводительный процессор для цифровой обработки сигналов и набор специализированных периферийных устройств.
1 Архитектура цифрового сигнального процессора TMS320C28x™
Архитектура цифрового сигнального процессора TMS320F28x представлена на рис. 1
Рисунок 1 - Архитектура цифрового сигнального процессора TMS320 F28x
Ядро TMS320F28xx базируется на модифицированной Гарвардской архитектуре (Рисунок 1) и имеет разделенные области памяти, доступ к которым производится с помощью трех независимых шин:
а) шина адреса программ (PAB);
б) шина адреса чтения данных (DRAB);
в) шина адреса записи данных (DWAB).
Каждая из трех шин общается с разными областями памяти в зависимости от задачи, решаемой процессором. Так как шины работают независимо
друг от друга, то оказывается возможным одновременное общение и с памятью данных, и с памятью программ. За один такт центральное арифметико-логическое устройство (ЦАЛУ) может выполнить три единовременных операции с памятью.
Память разделена на три независимых области:
a) память программ (64К слов) — содержит исполняемый код и непосредственные данные в теле программы; также может содержать таблицы данных;
б) локальная память данных (64К слов) — хранит данные, используемые программой, регистры встроенных устройств;
в) пространство ввода/вывода (64К слов) — интерфейс с внешней периферией и регистры встроенных устройств.
32-битные цифровые сигнальные процессоры семейства C28x™ объединяют в себе мощные и эффективные технологии цифровой обработки сигналов фирмы Texas Instruments с богатым набором периферийных устройств и простотой использования на уровне микроконтроллера. Архитектура контроллеров семейства C28x позволяет выполнять за один цикл операции типа 32x32 бит MAC либо две операции типа 16x16 бит MAC, превосходя по этому параметру любые другие аналоги с фиксированной точкой. Ядро содержит сверхбыстрый модуль управления прерываниями, что позволяет значительно снизить задержки при входе в прерывание.
Контроллеры семейства C28x обладают рядом уникальных возможностей, например, таких, как операции Чтение-Модификация-Запись за один цикл по любому из адресов памяти, что позволяет значительно повысить производительность и эффективность кода, многие другие инструкции также являются атомарными.
Ядро контроллеров семейства C28x оптимизировано для задач промышленной автоматизации, а разработанный параллельно с ним компилятор языка C позволяет добиться минимального оверхеда в 1.1 по отношению к ассемблеру. Кроме этого, ядро контроллеров семейства C28x поддерживает использование библиотеки "IQ-math", позволяя разработчику совмещать удобства использования математики с плавающей точкой с выгодной ценой платформы с фиксированной точкой.
Цифровые сигнальные процессоры C28x совмещают производительность 150 MIPS с преимуществами flash-технологии. Недорогие представители семейства F2808, F2806 и F2801 обеспечивают производительность в 100 MIPS. Все представители семейства C28x изготавливаются по субмикронной комплементарной КМОП-технологии с пятью металлизациями. На программном уровне контроллеры семейства C28x совместимы с популярной серией контроллеров TMS320C24x™.
Периферийные устройства
Платформа TMS320C2000™ обладает высокой степенью интеграции периферийных устройств, свойственной микроконтроллерам и используемой для обработки смешанных сигналов, с высокой производительностью ядра цифрового сигнального процессора (DSP), встроенной перепрограммируемой flash-памятью, прецизионными аналоговыми, цифровыми и коммуникационными периферийными устройствами. Такой уровень интеграции упрощает разработки и удешевляет их, позволяя реализовывать однокристальные решения.
Flash-память
Модуль Flash-памяти с варьируемым объёмом от 16 to 256КБ позволяет разработчику многократно изменять программу в контроллере, в том числе и непосредственно в готовом изделии. Возможность перепрограммирования Flash-памяти обеспечивает максимальную лёгкость и удобство обновления программных версий приборов.
Flash-память контроллеров семейства C2000™ разбита на секторы, что позволяет пользователю программировать лишь часть памяти, не осуществляя предварительного полного стирания. Кроме этого, контроллеры семейства C2000™ обладают уникальной возможностью защиты кода 32-х или 64-битным паролем.
АЦП
Разрешение 10 бит (семейство C24x) и 12 бит (семейство C28x)
Время преобразования 375 нс для семейства 240xA и 80 нс при групповых преобразованиях для семейств F281x и F280x позволяет использовать высокую частоту семплирования и программной обработки по нескольким каналам преобразования
Запуск преобразования по внешнему либо внутренним сигналам не требует использования ресурсов ЦПУ
Двойная буферизация результатов преобразования позволяет уменьшить использование ресурсов ЦПУ при перезагрузке результата преобразования в прерываниях
До 16 мультиплексированных входных каналов
Аудио секвенсер повышает производительность без использования ресурсов ЦПУ
Модуль CAN
Полнофункциональный контроллер CAN-интерфейса с поддержкой спецификации 16-bit peripheral Specification 2.0B
Отправка и получение фреймов со стандартным (11-битным) и расширенным (29-битным) идентификатором
6 (в устройствах семейства 24X) либо 32 (в устройствах семейств F2810 и F2812) почтовых ящиков для сообщений длиной от 0 до 8 байт
Почтовые ящики для приёма, отправки и конфигурируемые приём/отправка (почтовые ящики 0 и 1)
Поддержка режимов пониженного энергопотребления в контроллерах семейства 28x, метки времени, программируемый приоритет передачи сообщений
Режим самотестирования
CAN-контроллер может быть настроен на приём собственных сообщений
Программируемая скорость обмена, маскирование, программируемая система прерываний
Список литературы
- Анучин А.С., Козаченко В.Ф. Архитектура и программирование DSP-микроконтроллеров TMS320x24xx для управления двигателями в среде Code Composer: Лабораторный практикум. – М.: Издательство МЭИ, 2003. – 96 с.
- Круг П.Г. Процессоры цифровой обработки сигналов: Учебное пособие. - М.: Издательство МЭИ. 2001 – 128 с.
- Солонина А.И., Улахович Д.А., Яковлев Л.А. Алгоритмы и процессоры цифровой обработки сигналов. – СПб.: БХВ-Петербург, 2002. – 464 с.
Приложение А
Справочное
Рисунок А1 – Структурная схема
Рисунок А2 - Карта памяти
Рисунок А3 – Джамперы
Рисунок А4 – Печатная плата eZdsp F2812
Рисунок А5 – Функции джамперов
Рисунок А6 – Расположение джамперов и светодиодов
Рисунок А7 – Назначение светодиодов
Рисунок А8 – Архитектура ЦПУ
Рисунок А9 – Регистры ЦПУ
Рисунок А9 – Регистры ЦПУ продолжение
Рисунок А10 – Регистры ПЦОС 28х
Рисунок А11 – Регистр состояния ST0
Рисунок А12 – Регистр состояния ST1
Рисунок А13 – Способы адресации
Рисунок А14 – Способы адресации
Рисунок А15 – Описание символов
Рисунок А15 (продолжение)
Рисунок А16 – Система команд процессора TMS320 x28 xx
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А16 (продолжение )
Рисунок А17 – Схема процессора
Ю.Р.Никитин
Архитектура и программирование процессоров цифровой обработки сигналов TMS 320 x 28 xx в среде CODE COMPOSER STUDIO
Методическое пособие
по дисциплинам «Микропроцессорная техника»,
«Микропроцессорные системы управления роботами и их программное обеспечение»
Ижевск 2008
УДК
Рецензент: С.А.Трефилов, канд. техн. наук, доцент
Зав. кафедрой: Ю.В.Турыгин, докт. техн. наук, профессор
В пособии рассмотрена архитектура сигнальных процессоров TMS320x28xx и их программирование в среде CODE COMPOSER STUDIO. Приведены основные требования к содержанию лабораторной работы и отчета. Рассмотрены модули процессора и способы адресации, программный комплекс CODE COMPOSER STUDIO, порядок выполнения лабораторной работы. Даны контрольные вопросы и список рекомендуемой методической и справочной литературы. В приложении приведены справочные данные по отладочной плате, система команд процессора.
ã Издательство ИжГТУ, 2008
Содержание
Цель работы
Задание на лабораторную работу
Содержание отчета
Порядок выполнения работы
Введение
1 Архитектура цифрового сигнального процессора TMS320C28x
2 Способы адресации
3 Программная среда Code Composer Studio
4 Контрольные вопросы
Литература
Приложение А. Справочное
Цель работы
Целью данных лабораторных работ является ознакомление с архитектурой, способами адресации, системой команд, программной средой Code Composer Studio.
Задание на лабораторную работу
Ознакомиться с архитектурой TMS320x28xx, способами адресации, со средой Code Composer Studio, изучить команды встроенного ассемблера, создать и запустить проект. Оформить отчет по лабораторной работе.
Содержание отчета
- Титульный лист
- Задание на лабораторную работу
- Введение
- Результаты вычислительного эксперимента
- Выводы
- Список литературы
- Приложения
Порядок выполнения работы
Перед выполнением работы необходимо ознакомиться с архитектурой, способами адресации и описанием программного продукта Code Composer Studio.
1. Создать индивидуальную папку для нового проекта.
2. Скопировать содержимое папки C:\CCStudio_v3.10\tutorial\dsk2812\volume1\ в свою папку.
3. Запустить CCStudio_V3.10.
4. Выбрать F2812 Device Simulator
5. Выбрать Save & Quit
6. Выбрать CCS: Parallel Debug Manager
7. Выбрать System – F2812 Device Simulator – CPU. Появляется окно симулятора.
8. Выбрать View – Registers – CPU Registers. Появляется окно с регистрами ЦПУ.
9. Выбрать View – Registers – Status Registers. Появляется окно с регистрами состояний и флагов.
10. Выбрать View – Registers – Pseudo Registers. Появляется окно с псевдорегистрами.
11. Выбрать View – Memory. Появляется окно с памятью данных с 0 адреса.
12. Выбрать View – Disassembly. Появляется окно с памятью команд. Если РС=0, то указатель в виде зеленой стрелочки показывает на 0-ю ячейку памяти.
13. Курсор установить на 0-й ячейке памяти. Щелкнуть на правую кнопку мыши. Выбрать Patch Assembly. Ввести команду ассемблера.
14. Задать DP=8, чтобы выбрать диапазон памяти данных 200–23F.
15. Выполнить команды на ассемблере согласно индивидуального задания.
16. Показать результаты вычислительного эксперимента преподавателю.
17. Оформить отчет по работе.
Введение
Сигнальные процессоры TMS320x28xx предназначены для создания высококачественных систем управления. Они представляют собой интегрированный на одном кристалле высокопроизводительный процессор для цифровой обработки сигналов и набор специализированных периферийных устройств.
1 Архитектура цифрового сигнального процессора TMS320C28x™
Архитектура цифрового сигнального процессора TMS320F28x представлена на рис. 1
Рисунок 1 - Архитектура цифрового сигнального процессора TMS320 F28x
Ядро TMS320F28xx базируется на модифицированной Гарвардской архитектуре (Рисунок 1) и имеет разделенные области памяти, доступ к которым производится с помощью трех независимых шин:
а) шина адреса программ (PAB);
б) шина адреса чтения данных (DRAB);
в) шина адреса записи данных (DWAB).
Каждая из трех шин общается с разными областями памяти в зависимости от задачи, решаемой процессором. Так как шины работают независимо
друг от друга, то оказывается возможным одновременное общение и с памятью данных, и с памятью программ. За один такт центральное арифметико-логическое устройство (ЦАЛУ) может выполнить три единовременных операции с памятью.
Память разделена на три независимых области:
a) память программ (64К слов) — содержит исполняемый код и непосредственные данные в теле программы; также может содержать таблицы данных;
б) локальная память данных (64К слов) — хранит данные, используемые программой, регистры встроенных устройств;
в) пространство ввода/вывода (64К слов) — интерфейс с внешней периферией и регистры встроенных устройств.
32-битные цифровые сигнальные процессоры семейства C28x™ объединяют в себе мощные и эффективные технологии цифровой обработки сигналов фирмы Texas Instruments с богатым набором периферийных устройств и простотой использования на уровне микроконтроллера. Архитектура контроллеров семейства C28x позволяет выполнять за один цикл операции типа 32x32 бит MAC либо две операции типа 16x16 бит MAC, превосходя по этому параметру любые другие аналоги с фиксированной точкой. Ядро содержит сверхбыстрый модуль управления прерываниями, что позволяет значительно снизить задержки при входе в прерывание.
Контроллеры семейства C28x обладают рядом уникальных возможностей, например, таких, как операции Чтение-Модификация-Запись за один цикл по любому из адресов памяти, что позволяет значительно повысить производительность и эффективность кода, многие другие инструкции также являются атомарными.
Ядро контроллеров семейства C28x оптимизировано для задач промышленной автоматизации, а разработанный параллельно с ним компилятор языка C позволяет добиться минимального оверхеда в 1.1 по отношению к ассемблеру. Кроме этого, ядро контроллеров семейства C28x поддерживает использование библиотеки "IQ-math", позволяя разработчику совмещать удобства использования математики с плавающей точкой с выгодной ценой платформы с фиксированной точкой.
Цифровые сигнальные процессоры C28x совмещают производительность 150 MIPS с преимуществами flash-технологии. Недорогие представители семейства F2808, F2806 и F2801 обеспечивают производительность в 100 MIPS. Все представители семейства C28x изготавливаются по субмикронной комплементарной КМОП-технологии с пятью металлизациями. На программном уровне контроллеры семейства C28x совместимы с популярной серией контроллеров TMS320C24x™.
Дата: 2019-03-05, просмотров: 695.
