ПЗУ служит для хранения основного, инвариантного к типу станка программно-математического обеспечения, часть же ПМО, обеспечивающая работу электроавтоматики станка обычно адаптируется к конкретному типу, а иногда и конкретному станку данного типа, поэтому хранится в энергонезависимой памяти и переписывается в ОЗУ при запуске системы. В УЧПУ типа МС2101 для хранения изменяемой части ПМО применяются накопители на ЦМД - кристаллах (о них речь будет идти в четвертом блоке курса). Для хранения же инвариантной части ПМО в Рассматриваемом УЧПУ применяются два типа ПЗУ: либо постоянное неперепрограммируемое ПЗУ типа К17801РУ2, либо перепрограммируемое ПЗУ со стиранием информации ультрафиолетовым излучением с использованием микросхем типа К573РФ3. Конструктивно и по составу управляющих сигналов оба вида ПЗУ идентичны и могут заменять друг друга. Поэтому перепрограммируемые (ППЗУ) микросхемы используются на начальной стадии разработки ПМО, а после окончательной отработки программы “прошиваются” в ПЗУ. На рис.2.6. показана принципиальная схема микросхемы К573РФ3.
42 + 5 в.
3 CE AD0 16
AD1 15
1 RE AD2 14
AD3 13
23 CS AD4 4
22 WE/RE AD5 5
AD6 6
AD7 7
12 GND AD8 8
AD 9 9
21 Ucc1 AD10 10 Рис.2.6. Принципиальная
AD11 11 схема микросхемы 573РФ3
24 Ucc2 AD12 17 (К1801РУ2).
AD13 18
AD14 19
AD15 20
RPLY 2
Отличительной особенностью данных микросхем является то, что они имеют встроенную интерфейсную часть (селектор адреса и схему ответа на обращение), что представляет определенное достоинство и удобство при конструировании, поскольку микросхема устанавливается непосредственно в магистраль. Это позволяет не только уменьшить количество микросхем, но и достичь значительной экономии потребляемой мощности. Для управления микросхемой используются следующие группы сигналов:
- совмещенная шина адрес/данные AD0...AD15?
- сигнал ответа на обращение к микросхеме RPLY (на магистрали ASW),
- сигнал синхронизации обмена CE (на магистрали MSA),
- сигнал чтения RE (на магистрали MSR).
Остальные сигналы являются служебными: WE/RE используется только при программировании микросхемы, а сигнал CS - для реализации многостраничной структуры ПЗУ. Дело в том, что для ПЗУ в адресном пространстве микропроцессора отведено всего 24 К, что явно недостаточно. Поэтому для увеличения объема ПЗУ установлено дополнительно две микросхемы по 8 К каждая, и имеющие те же адреса, что и первые две микросхемы, однако обращение к тем или другим микросхемам регулируется состоянием специального триггера, находящегося в регистре состояния ОЗУ (см. ниже). Отключаемые от магистрали микросхемы ПЗУ переводятся по выходам в третье состояние. На рис. 2.7. показана структура двухстраничного ПЗУ УЧПУ МС2101. Общий объем памяти ПЗУ составляет:
Первая страница 3х8К = 24К.
Вторая страница 2х8К = 16К.
 |  | |
CE CE CE
RE RE RE
AD AD AD
CS CS CS
5 разряд
РС ОЗУ Магистраль
СЕ СЕ
RE RE
| | |||
 | |||
CS CS
| | |||||
| | |||||
 | |||||
Рис. 2.7. Схема двухстраничной организации ПЗУ.
Программируемый таймер.
Таймер предназначен для синхронизации работы задач программного обеспечения УЧПУ. Таймер реализован в виде БИС типа К1801ВП1-038. Принцип работы таймера типичный для таких устройств: В основе таймера управляемый счетчик для подсчета числа тактов или числа внешних событий. По пришествии заданных чисел тактов или событий, формируется об этом сообщение в виде запроса на прерывание. Управление таймером производится с помощью двух регистров: регистра состояния и регистра данных. Формат регистра состояния приведен в таблице 2.4.
Таблица 2.4.
 |
Разряды регистра
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
 |  |  |  |  |  | ||||||
Выбор режима
Код вектора прерывания
Пуск / останов
Выбор тактовой частоты CLC2 /CLC1
Маски - причины внешних событий
Маска - причина внутреннего события (бит ошибки).
Таймер может работать в одном из четырех режимов, представленных в таблице 2.5.
При первом режиме работа таймера происходит по следующему алгоритму:
- запись в регистр данных числа, равного n = t / f, где : t - время, по прошествии которого должен быть сформирован выходной сигнал таймера, f - выбранная входная тактовая частота ( см. таблицу 2.6.),
- пуск таймера - запись 1 в 6-ой разряд регистра состояния,
- ожидание сигнала прерывания от таймера, останов таймера - автоматический сброс 6 -го разряда регистра состояния.
Следующий цикл повторяет все операции.
Таблица 2.5.
| Режим работы | 1 разр. | 0 разр. |
| Однократный отсчет уставки Многократный отсчет уставки Подсчет внешних событий Фиксация времени появления события | 0 0 1 1 | 1 0 0 1 |
Второй режим работы таймера аналогичен первому, за исключением того, что после формирования сигнала конца отсчета таймер повторяет цикл. При этом величина у ставки записывается в счетчик из буферного регистра, а остановки таймера не происходит. Таймер прекращает работы после принудительной записи в регистр состояния 0 в шестой разряд.
В третьем режиме программируемый счетчик таймера подсчитывает число внешних событий, при этом состояние счетчик каждый раз переписывается в выходной буфер, который может быть прочитан в любое время. Максимальное число событий составляет: N = 2 16, поэтому для подсчета любого числа событий таймер формирует сигнал запроса на прерывание после каждого переполнения счетчика.
В четвертом режиме производится фиксация времени появления события, при этом за начало отсчета времени принимается момент пуска таймера. Появление события фиксируется запросом на прерывание, а время определяется по состоянию счетчика из условия: t = N / f, сек, где: N - состояние счетчика, f - тактовая частота.
Тактовая частота для любого режима может быть выбрана из таблицы 2.6.путем задания соответствующего разряда регистра состояния.
В реальном устройстве ЧПУ МС2101 на входы EVN таймера поданы различные частоты со схемы синхронизации, а в качестве сигнала CLC2 частота 8 Мгц, CLC1 - частота 4 Мгц.
Таблица 2.6.
| 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | Разряды регистра Источник сигнала |
| 1 0 0 0 0 0 0 0 0 | * 1 0 0 0 0 0 0 0 | * * 1 0 0 0 0 0 0 | * * * 1 0 0 0 0 0 | * * * * 1 0 0 0 0 | * * * * * 1 0 0 0 | * * * * * * 1 0 0 | * * * * * * * 1 0 | EVN7 EVN6 EVN5 EVN4 EVN3 EVN2 EVN1 CLC2 CLC1 |
Принципиальная схема БИС таймера приведена на рис. 2.10
42 + 5 в.
17 MSA AD0 1
19 MSR AD1 2
18 MSW AD2 3
20 WBT AD3 4
22 CLC 1 AD4 5
23 CLC 2 AD5 6
24 EVN 1 AD6 7
25 EVN 2 AD7 8
26 EVN 3 AD8 9
27 EVN 4 AD9 10
28 EVN 5 AD10 11
29 EVN 6 AD11 12
30 EVN 7 AD12 13 Рис.2.10. Принципиальная
31 VU AD13 14 схема таймера
32 IN 1 AD14 15
33 IN 2 AD15 16
34 IN 3 ST 40
35 IN 4 ASW 39
36 EII INT 37
41 CLR EIO 38
21
.Таймер имеет встроенную интерфейсную часть, поэтому включается непосредственно в магистраль:
- AD0...AD15 - шина адрес / данные,
- MSR - чтение с магистрали,
- MSW - запись в БИС,
- ASW - ответ на обращение к таймеру,
- INT - запрос на прерывание,
- EII - входной сигнал предоставления прерывания,
- EIO - выходной сигнал предоставления прерывания,
- CLC1 - тактовая частота 1 - 8 Мгц,
- CLC2 - тактовая частота 2 - 4 Мгц,
- EVN1...EVN7 - входы внешних событий,
- VU - сигнал инициализации БИС - селектор неизменяемой части адреса,
- IN1...IN4 - изменяемые разряды адреса БИС :AD2...AD5?
- CLR - сброс внутренних регистров БИС.
Дата: 2019-02-19, просмотров: 304.
