СОДЕРЖА НИЕ
ВВЕДЕНИЕ
ТЕХНИЧЕСКОЕ ЗАДАНИЕ
Разработка структурной схемы устройства
РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ
Центральный процессор КР580ВМ80А
3.2 Генератор тактовых импульсов КР580ГФ24
3.3 Системный контроллер и шинный формирователь КР580ВК28
3.4 Буферный регистр КР580ИР82
Параллельный интерфейс КР580ВВ55А
3.6 Постоянное запоминающее устройство КР556РТ7
3.7 Оперативное запоминающее устройство КР537РУ8А
3.8 Дешифратор возбуждения одноразрядного семисегментного цифрового светодиодного индикатора АЛС324
3.9 Индикатор цифровой АЛС324А
4. КАРТА ПАМЯТИ
5. ПРИНЦИП РАБОТЫ ПРОГРАММЫ
6. ЛИСТИНГ ПРОГРАММЫ
ЗАКЛЮЧЕНИЕ
СПИСОК СПРАВОЧНОЙ ЛИТЕРАТУРЫ
ВВЕДЕНИЕ
Вычислительная техника развивалась такими быстрыми темпами, что давно уже принято говорить о поколениях вычислительных машин. За 30 лет своего бурного развития микропроцессорные системы прошли путь от специализированных комплектов интегральных схем к сложным однокристальным микроконтроллерам, имеющих в своем составе целый набор самых различных программируемых элементов. Низкая стоимость, малые габаритные размеры и энергопотребление таких машин позволяет встраивать их во вновь проектируемые устройства. Широкое применение микропроцессоров ставит задачу подготовки специалистов, способных обслуживать эту сложную технику.
ТЕХНИЧЕСКОЕ ЗАДАН ИЕ
Реализация устройства контроля переданной информации c использованием модифицированного кода Хемминга.
С порта А5h считать 2000 байт, разместив их в ОЗУ, начиная с адреса B000h. Считать информационными 4 бита, расположенные во 2, 4, 5 и 6 разрядах передаваемых байт. Остальные разряды в байте отведены для хранения кода Хемминга. Индицировать номер ячейки ОЗУ, в которой была произведена коррекция ошибки или выдать сообщение о невозможности коррекции. Считывание последовательности байт с порта осуществлять путем нажатия кнопки. Переход к проверке содержимого следующих ячеек памяти так же осуществлять путем нажатия на кнопку.
Разработка принципиальной электрической схемы
Системный контроллер и шинный формирователь КР580ВК28
Рис 3.3 Системный контроллер и шинный формирователь КР580ВК28
Системный контроллер и шинный формирователь КР580ВК28 предназначен для фиксации слова-состояния МП, выработки системных управляющих сигналов, буферизации шины данных МП и управлением передачи данных. Системный контроллер формирует управляющие сигналы по сигналам состояния микропроцессора при обращении к ЗУ: RD и WR; при обращении к УВВ: RD IO и WR IO, а также обеспечивает прием и передачу 8-разрядной информации между каналом данных микропроцессора по выводам D7-D0 и системным каналом по выводам DB7-DB0. Регистр состояния по входному сигналу STB фиксирует информацию состояния микропроцессора в первом такте каждого машинного цикла. Дешифратор управляющих сигналов формирует один из управляющих сигналов в каждом машинном цикле: RD, WR, RD IO, WR IO, INTA. Асинхронный сигнал BUSEN управляет выдачей данных с буферной схемы и управляющих сигналов: при напряжении высокого уровня все выходы микросхемы переводятся в высокоомное состояние.
Назначение выводов микросхемы приведено в таблице 3.3.
Таблица 3.3. Назначение выводов микросхемы
| Вывод | Обозначение | Тип вывода | Функциональное назначение выводов |
| 1 | STB | Вход | Стробирующий сигнал состояния (от ГТИ) |
| 2 | HLDA | Вход | Подтверждение захвата |
| 3 | TR | Вход | Выдача информации |
| 4 | RC | Вход | Прием информации |
| 5,7 9,11, 13,16, 18,20, | DB4,DB7, DB3,DB2, DB0,DB1, | Вход/выход | Канал данных системы |
| 6,8,10, 12,15,17, 19,21 | D4,D7,D3, D2,D0,D1, D5,D6 | Входы/выходы данных со стороны МП | |
| 14 | GND | — | Общий |
| 22 | BUSEN | Вход | Управление передачей данных и выдачей сигналов |
| 23 | INTA | Выход | Подтверждение запроса прерывания |
| 24 | RD | Выход | Чтение из ЗУ |
| 25 | RD IO | Выход | Чтение из УВВ |
| 26 | WR | Выход | Запись в ЗУ |
| 27 | WR IO | Выход | Запись в УВВ |
| 28 | UCC | Вход | Напряжение питания +5В |
Буферный регистр КР580ИР82
Рис 3.4 Буферный регистр КР580ИР82
Буферный регистр КР580ИР82, выполняет роль буфера между МП и шиной данных. Буферный регистр КР580ИР82 представляет собой 8-разрядный параллельный регистр с трехстабильными выходами. Обладает повышенной нагрузочной способностью.
Таблица 3.4. Назначение выводов микросхемы
| Вывод | Обозначение | Тип вывода | Функциональное назначение выводов |
| 1 | D0-D7 | Вход | Информационная шина |
| 2 | OE | Вход | Разрешение передачи (управление 3-м состоянием) |
| 10 | GND | — | Общий |
| 11 | STB | Вход | Стробирующий сигнал |
| 12-19 | Q0-Q7 | Выход | Информационная шина |
| 20 | UCC | — | Напряжение питания +5В |
Индикатор цифровой АЛС324А
Рис.3.11 Индикатор цифровой АЛС324А.
Выводит на экран цифры в зависимости от сигналов на входах в семисегментном коде. Состоит из семи светодиодов. Единица, пришедшая на вход, приводит к свечению соответствующего сегмента.
КАРТА ПАМЯТИ
| Адрес | Назначение адреса |
| 0000h – 07D0h | ПЗУ |
| 0000h – 0083 | область ПЗУ, занимаемая программой |
| В000h – В7D0h | ОЗУ |
ПРИНЦИП РАБОТЫ ПРОГРАММЫ
Принцип работы программы основан на том, что с использованием модифицированного кода Хемминга можно проводить проверку считанной информации на наличие ошибок. Существует возможность исправить однократные ошибки и обнаружить двойные. Программа управляет считыванием информации с порта, затем заносит их в оперативную память. По нажатию кнопки начинается проверка содержимого на наличие ошибок. На основе маскирования определенных бит и контроля четности формируется четырехбитная характеристическая комбинация, каждому значению которой соответствует свое решение. Таких решений в результате получается четыре:
1. Нет ошибки. Программа просто начинает проверку следующего байта данных, занесенных в ОЗУ.
2. Есть двойная ошибка, тогда выводится сообщение о двойной ошибке в виде адреса, где она зафиксирована, но только с тем различием, что у выводимого адреса будут обнулены четыре старших бита. То есть такое сообщение об ошибке будет иметь вид 0ххх. Программа ждет нажатия кнопки для дальнейшей работы.
3. Ошибка в контрольном бите. Исправляется с помощью заданной маски. Номер ячейки выводится на индикаторы. Программа ждет нажатия кнопки для дальнейшей работы.
3. Есть одиночная ошибка. Ее исправление начинается с формирования маски, в которой все биты будут установлены в ноль и лишь один в единицу. Как раз тот, что должен будет быть исправлен. Далее, с помощью операции XOR (Исключающее ИЛИ) над содержимым ячейки памяти и маской ошибка будет исправлена. Номер ячейки, в которой была ошибка, выводится на индикаторы. Программа ждет нажатия кнопки для дальнейшей работы.
ЛИСТИНГ ПРОГРАММЫ
| Адрес | Мнемонический код | Код | Комментарии |
| 0000 | MVI A, 89h | 3E | заносим упр. слово в аккумулятор |
| 0001 |
| 89 |
|
| 0002 | OUT 3h | D3 | отправляем 89 (10001001) в РУС |
| 0003 |
| 03 |
|
| 0004 | LXI D,B000h | 11 | Задаем начальное значение регистровой паре, содержащей адрес ячейки памяти |
| 0005 |
| 00 |
|
| 0006 |
| B0 |
|
| 0007 | LXI B,7D0h | 01 | Задаем начальное значение регистровой паре, содержащей счетчик |
| 0008 |
| D0 |
|
| 0009 |
| 07 |
|
| 000A | IN 2h | DB | Прием сигнала от кнопки для начала записи последовательности байт в ОЗУ |
| 000B |
| 02 |
|
| 000C | m1: IN A5h | DB | Начало цикла, записывающего в ОЗУ принимаемую с порта информацию |
| 000D |
| A5 |
|
| 000E | STAX D | 12 | Запись содержимого аккумулятора в ячейку памяти, адрес которой хранится в DE |
| 000F | INX D | 13 | Выбираем адрес следующей ячейки |
| 0010 | DCX B | 0B | Счетчик записанных байт уменьшаем |
| 0011 | JNZ m1 | C2 | Если записаны не все 2000 байт, то переходим на следующий оборот цикла |
| 0012 |
| 0C |
|
| 0013 |
| 00 |
|
| 0014 | LXI D, AFFFh | 11 | Задаем начальное значение регистровой паре, содержащей адрес ячейки памяти |
| 0015 |
| FF |
|
| 0016 |
| AF |
|
| 0017 | LXI B,7D1h | 01 | Задаем начальное значение регистровой паре, содержащей счетчик |
| 0018 |
| D1 |
|
| 0019 |
| 07 |
|
| 001A | m2: IN 2h | DB | Прием сигнала от кнопки для начала проверки |
| 001B |
| 02 |
|
| 001C | m7: DCX B | 0B | Уменьшаем регистр-счетчик |
| 001D | JZ m11 | CA | Если обработаны все занесенные в память байты, то переход на завершение программы |
| 001E |
| 83 |
|
| 001F |
| 00 |
|
| 0020 | INX D | 13 | Выбор следующей ячейки памяти изменением регистра, содержащего адрес |
| 0021 | LDAX D | 1A | Запись байта информации в аккумулятор из ячейки по адресу из DE |
| 0022 | ANI 78h | E6 | Используем маску для отделения бит, важных для составления и анализа первого синдрома |
| 0023 |
| 78 |
|
| 0024 | JPO m3 | E2 | Если количество бит, выставленных в единицу – четное, то ошибки в анализируемых битах нет |
| 0025 |
| 29 |
|
| 0026 |
| 00 |
|
| 0027 | MVI Н,4h | 26 | Выполняется только тогда, когда есть ошибка. Запись в Н 100b |
| 0028 |
| 04 |
|
| 0029 | m3:LDAX D | 1A | Запись байта информации в аккумулятор из ячейки по адресу из DE |
| 002A | ANI 66h | E6 | Используем маску для отделения бит, важных для составления и анализа второго синдрома |
| 002B |
| 66 |
|
| 002C | JPO m4 | E2 | Если количество бит, выставленных в единицу – четное, то ошибки в анализируемых битах нет |
| 002D |
| 33 |
|
| 002E |
| 00 |
|
| 002F | MVI A, 2h | 3E | Начало участка, выполняемого только тогда, когда есть ошибка. Запись в (А) 10b |
| 0030 |
| 02 |
|
| 0031 | ADD H | 84 | Прибавляем регистр H к (А) |
| 0032 | MOV H,A | 67 | Заносим в регистр Н результат суммирования. Т.е. в Н оказывается х10b |
| 0033 | m4:LDAX D | 1A | Запись байта информации в аккумулятор из ячейки по адресу из DE |
| 0034 | ANI 55h | E6 | Используем маску для отделения бит, важных для составления и анализа третьего синдрома |
| 0035 |
| 55 |
|
| 0036 | JPO m5 | E2 | Если количество бит, выставленных в единицу – четное, то ошибки в анализируемых битах нет |
| 0037 |
| 3D |
|
| 0038 |
| 00 |
|
| 0039 | MVI A, 1h | 3E | Начало участка, выполняемого только тогда, когда есть ошибка. Запись в (А) 1b |
| 003A |
| 01 |
|
| 003B | ADD H | 84 | Прибавляем регистр H к (А) |
| 003C | MOV H,A | 67 | Заносим в регистр Н результат суммирования. Т.е. в Н оказывается хх1b |
| 003D | m5:LDAX D | 1A | Запись байта информации в аккумулятор из ячейки по адресу из DE |
| 003E | ANI FFh | E6 | Операция И по результатам которой производится проверка четности. Реализация проверки по контрольному биту |
| 003F |
| FF |
|
| 0040 | JPO m6 | E2 | Если количество бит, выставленных в единицу – четное, то ошибки в анализируемых битах нет |
| 0041 |
| 47 |
|
| 0042 |
| 00 |
|
| 0043 | MVI A, 8h | 3E | Начало участка, выполняемого только тогда, когда есть ошибка. Запись в (А) 1000b |
| 0044 |
| 08 |
|
| 0045 | ADD H | 84 | Прибавляем регистр H к (А) |
| 0046 | MOV H,A | 67 | Заносим в регистр Н результат суммирования. Т.е. в Н оказывается 1хххb |
| 0047 | m6: MOV A, H | 7C | Заносим в регистр А результат предыдущих проверок. |
| 0048 | CPI 0h | FE | Сравнение с нулем. В регистре Н может оказаться 0 только, если ошибки нет |
| 0049 |
| 00 |
|
| 004A | JZ m7 | CA | Если ошибки нет, то переход на анализ следующего байта |
| 004B |
| 1C |
|
| 004C |
| 00 |
|
| 004D | CPI 8h | FE | Значение регистра Н от 1h до 7h говорит, что зафиксирована двойная ошибка |
| 004E |
| 08 |
|
| 004F | JP m8 | F2 | Если в ходе сравнения вычитанием получилось положительное число, значит двойной ошибки нет. Переход к исправлению одинарной. |
| 0050 |
| 5D |
|
| 0051 |
| 00 |
|
| 0052 | MOV A,D | 7A | Заносим в регистр А старший байт адреса |
| 0053 | ANI 0Fh | E6 | С помощью операции И обнуляем четыре старших бита |
| 0054 |
| 0F |
|
| 0055 | OUT 0h | D3 | Вывод содержимого А на индикаторы, предназначенные для отображения старшей части адреса |
| 0056 |
| 00 |
|
| 0057 | MOV A,E | 7B | Заносим в регистр А младший байт адреса |
| 0058 | OUT 1h | D3 | Вывод содержимого А на индикаторы, предназначенные для отображения младшей части адреса |
| 0059 |
| 01 |
|
| 005A | JMP m2 | C3 | Переход на запрос продолжения обработки данных, поступивших в ОЗУ |
| 005B |
| 1A |
|
| 005C |
| 00 |
|
| 005D | m8: CPI 8h | FE | Значение регистра Н 1000b говорит, что зафиксирована ошибка в контрольном бите |
| 005E |
| 08 |
|
| 005F | JNZ m9 | C2 | Если ошибка не в контрольном бите, то одинарная ошибка в одном из оставшихся семи битах. Переход к его исправлению |
| 0060 |
| 6D |
|
| 0061 |
| 00 |
|
| 0062 | XRI 80h | EE | Исправление в контрольном бите |
| 0063 |
| 80 |
|
| 0064 | MOV A,D | 7A | Заносим в регистр А старший байт адреса |
| 0065 | OUT 0h | D3 | Вывод на индикаторы старшего байта адреса |
| 0066 |
| 00 |
|
| 0067 | MOV A,E | 7B | Заносим в регистр А младший байт адреса |
| 0068 | OUT 1h | D3 | Вывод на индикаторы младшего байта адреса |
| 0069 |
| 01 |
|
| 006A | JMP m2 | C3 | Переход на запрос продолжения обработки данных, поступивших в ОЗУ |
| 006B |
| 1A |
|
| 006C |
| 00 |
|
| 006D | m9: SUI 8h | D6 | Вычитая 1000b, преобразуем содержимое регистра к номеру бита, где зафиксирована ошибка |
| 006E |
| 08 |
|
| 006F | MOV H,A | 67 | Содержимое аккумулятора переносим в Н |
| 0070 | MVI A, 80h | 3E | Записываем в А байт, который будет использоваться для коррекции ошибки |
| 0071 |
| 80 |
|
| 0072 | m10: RAL | 17 | Сдвигаем единицу столько раз, сколько указано в Н |
| 0073 | DCR H | 25 |
|
| 0074 | JNZ m10 | C2 |
|
| 0075 |
| 72 |
|
| 0076 |
| 00 |
|
| 0077 | MOV H,A | 67 | Переносим в Н получившуюся маску для исправления ошибки |
| 0078 | LDAX D | 1A | Заносим в А подлежащий исправлению байт |
| 0079 | XRA H | AC | С помощью операции XOR исправляем ошибку |
| 007A | MOV A,D | 7A | Заносим в регистр А старший байт адреса |
| 007B | OUT 0h | D3 | Вывод на индикаторы старшего байта адреса |
| 007C |
| 00 |
|
| 007D | MOV A,E | 7B | Заносим в регистр А младший байт адреса |
| 007E | OUT 1h | D3 | Вывод на индикаторы младшего байта адреса |
| 007F |
| 01 |
|
| 0080 | JMP m2 | C3 | Переход на запрос продолжения обработки данных, поступивших в ОЗУ |
| 0081 |
| 1A |
|
| 0082 |
| 00 |
|
| 0083 | m11: NOP | 00 | Конец программы |
| 0084 |
|
|
|
| 0085 |
|
|
|
| 0086 |
|
|
|
| 0087 |
|
|
|
| 0088 |
|
|
|
| 0089 |
|
|
|
| 008A |
|
|
|
| 008B |
|
|
|
| 008C |
|
|
|
| 008D |
|
|
|
| 008E |
|
|
|
| 008F |
|
|
|
| 0090 |
|
|
|
ЗАКЛЮЧЕНИЕ
В ходе данной работы была спроектирована микропроцессорная система для контроля переданной информации использованием модифицированного кода Хемминга. Эта система собрана на базе микропроцессорного комплекта КР580, а также некоторого числа дополнительных элементов. Была разработана как аппаратная, так и программная часть системы. Так как система состоит из интегральных микросхем, то она отличается малыми размерами и высокой надежностью.
СОДЕРЖА НИЕ
ВВЕДЕНИЕ
ТЕХНИЧЕСКОЕ ЗАДАНИЕ
Разработка структурной схемы устройства
Дата: 2019-12-22, просмотров: 213.
