Принципы построения цифровых синтезаторов частоты.
Поможем в ✍️ написании учебной работы
Поможем с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой

 

Цифровой синтезатор частоты – это схема комбинационного синтеза выходной частоты на основе набора высокостабильных опорных частот внутренних гетеродинов. Синтезатор частот позволяет точно установить частоту настройки приемника без участия сигнала принимаемой станции, т.е. независимо от его уровня и колебаний по амплитуде и фазе. поскольку частота современных радиовещательных передатчиков поддерживается постоянной с высокой точностью, настройка приемника при помощи синтезатора частот оказывается стабильной.

Наиболее распространены в бытовых радиоприемных устройствах цифровые синтезаторы частот с частотной автоподстройкой (ЧАП), работающие по методу косвенного синтеза (3). Структурная схема подобного устройства показана на Рисунок. 8.

Из стабильной опорной частоты кварцевого генератора путем деления частоты образуются стробирующие импульсы, открывающие на строго определенное время счетчик импульсов. Число импульсов, поступающих на счетчик, определяется частотой местного гетеродина. Образовавшийся сигнал поступает в виде двоичного кола на цифровой компаратор и сравнивается с сигналами от регистров установки частоты. При совпадении кодов регистра и счетчика на выходе отсутствует сигнал ошибки. В противном случае сигнал ошибки подается на ЦАП, формирующий управляющее напряжение, используемое для подстройки гетеродина.

 

Синтезаторы частоты крупными фирмами выпускаются в виде монокристалла, готового для установки в схему всеволнового приемника . Примером такой микросхемы может служить цифровой синтезатор частоты TC914OP японской фирмы Sansui , который помимо перестройки частоты гетеродина также вырабатывает постоянное напряжение для управления смещением варикапов контуров преселектора, а также позволяет подавать напряжение смещения на диапазонные варикапы

Рисунок.8. Структурная схема цифровые синтезаторы частот с частотной автоподстройкой (ЧАП).

 




Расчет интегратора.

 

В роли интегратора выступает обычная интегрирующая цепочка для выделения импульсов большей длительности (синхроимпульсов). Зададимся что синхроимпульсы должны поступать таким образом что бы в каждый канал поступало 100 информационных, тогда синхроимпульсы должны поступать с частотой Fси=30Гц и иметь длительность равную по времени прохождению 100 информационных импульсов. В качестве интегрирующей цепочки возьмем обычную RC цепь, которая для которой должно выполняться условие Fси= , где . Зададимся сопротивлением в 100Oм и рассчитаем емкость.

 

                                (5.7.1)

 

Таким образом рассчитали, что R=100Oм, а С=300мФ. Принципиальная схема интегрирующей цепи представлена на    рисунке  9.

 

Рисунок 9. Схема интегрирующей цепочки.

 

Расчет ФНЧ.

 

Как уже было сказано ранее для демодуляции сигнала с ШИМ нужно пропустить видеоимпульсы через ФНЧ с граничной частотой Fв, где 0.5Fи> Fв >Fmax. Где Fи – частота тактовых периодов, которую следует выбрать выше максимальной частоты спектра сигнала сообщения как минимум в два раза, а обычно от 2.5 до 5 раз. Таким образом Fmax=3000Гц, Fи= 9000Гц. Тогда Fв следует выбрать из периода 4500> Fв >3000. Выберем Fв= 4000Гц . Далее для расчета ФНЧ надо задаться активным сопротивлением нагрузки Rн=100Om. Теперь можем записать:

 

                                               (5.8.1)

 

Fв=                                             (5.8.2)

 

Из () и () можем рассчитать L и С как:

 

                         (5.8.3)

 

              (5.8.4)

 

Таким образом рассчитали, что L=0.05Гн, а С=6мкФ. Принципиальная схема фильтра представлена на рисунке 10.

 

Рисунок10. Принципиальная схема ФНЧ.

 



Выбор каскад совпадения.

 

В качестве каскада совпадения будим использовать D-триггер. На D вход будут подаваться информационные импульсы, а в качестве синхроимпульсов будим использовать сигнал от каскадов МВ. Таким образом при подаче на триггер синхроимпульса он пропустить на вход ДМ информационный сигнал. Использовать будим SN74ALS74N – два синхронных D-триггера. Хотя есть множество микросхем, но используем именно эту из соображений, что у нас два канала , а значит будет необходима два триггера. В других микросхемах четыре или шесть триггеров, которые не нужны. Структурная схема микросхемы представлена на рисунке11.

 

Рисунок 11. Структурная схема SN74ALS74N

 

Электрические параметры ИМС SN74ALS74N.

Напряжение питание - 4.5 … 5.5 В

Потребляемый ток не более 8mA

Диапазон рабочих температур от -55 до +125

Максимальное входное напряжение 2В

 



Дата: 2019-07-30, просмотров: 164.